Schaltnetzteil 5V auf 12V

Beschreibung

Dieses Schaltnetzteil erzeugt aus einer Eingangsspannung von ca. 4-5 V eine Ausgangsspannung von 12 V bei einem maximalen Strom von 1,7 A. Der Wirkungsgrad liegt über 75%, je nach Ausgangsstrom kann er sogar 80% überschreiten.

Aufbau

Ganz links im Schaltplan ist der Leistungsteil zu sehen. Ich habe zwei Ausgangsdrosseln aus defekten PC-Netzteilen für die Spule verwendet, Sie können aber auch eine einzelne Spule mit ca. 20 H verwenden. Beachten Sie jedoch, dass der volle Eingangsstrom durch die Spule fließt, deshalb sollte sie für einen Strom von mindestens 10 A ausgelegt sein. Die Elkos (C10, C11, C3 und C4) sollten Typen mit einem niedrigen Widerstand (Low-ESR) sein, ich habe 470 µF aus "ZL"-Serie von Rubycon verwendet, die es im Moment sehr günstig bei Pollin zu kaufen gibt. Die parallelgeschalteten 100 nF-Kondensatoren habe ich nur vorsichtshalber eingebaut, man kann sie vermutlich problemlos weglassen. Im gesamten Leistungsteil sollten die Verbindungen zwischen den Bauteilen möglichst kurz gehalten werden, um die Störungen zu minimieren.

Rechts vom Leistungsteil befindet sich die Steuerung und Regelung. Da ich keinen passenden Steuer-IC auftreiben konnte, habe ich alles mit einem Doppel-Operationsverstärker und ein paar NAND-Gattern mit Schmitt-Trigger selbstgebaut. Der Operationsverstärker muss einigermaßen schnell sein, ein LM358 oder RC4558 hat bei mir nicht zufriedenstellend funktioniert.

Schaltung

Der Leistungsteil bildet einen gewöhnlichen Hochsetzsteller. R15 und C15 bilden einen Snubber, der im diskontinuierlichen Betrieb die Schwingungen des Schwingkreises aus der Spule und parasitären Kapazitäten (insbesondere im FET) unterdrückt, wenn der Strom auf null gefallen ist.

Die Steuer- und Regelschaltung wird von der Ausgangsspannung des Netzteils versorgt, damit eine höhere Spannung für die Ansteuerung des FET-Gates verwendet werden kann. Beim Einschalten des Netzteils liegen durch die Spule und die Diode bereits ca. 4 V (bei 5 V Eingangsspannung) am Ausgang an, die ausreichen, damit das Netzteil anläuft.

IC1A bildet zusammen mit IC2A und IC2B und deren Beschaltung einen Sägezahngenerator. Der Spannungsteiler aus R10 und R11 wurde sehr niederohmig dimensioniert, er bildet gleichzeitig die Grundlast. C5 bestimmt zusammen mit R7/R8 bzw. R9 die Steigung der fallenden bzw. steigenden Signalflanke. IC2A und IC2B bilden einen Schmitt-Trigger mit relativ großer Hysterese (eingestellt durch R4, R6 und R16), der an den "Spitzen" des Sägezahns umgeschaltet wird. An Pin 1 von IC1A liegt das Sägezahnsignal an, der Ausgang von IC2B liefert kurze negative Impulse (negativ während der steilen Flanke des Sägezahns). R5 und C2 bilden eine Einschaltverzögerung, damit der Oszillator nicht gleich beim Einschalten losläuft, sonst kann es passieren, dass der FET bereits leitend wird, bevor eine ausreichend hohe Betriebsspannung anliegt und deshalb nicht wieder geöffnet wird. Aus diesem Grund muss die Schaltung auch immer mit mindestens 4 V Eingangsspannung betrieben werden.

Die Regelung der Ausgangsspannung wird mit einer "einstellbaren Z-Diode" TL431 realisiert. Steigt die Spannung am "Ref"-Pin über 2,5 V, so beginnt die TL431 (wie eine Z-Diode) zwischen Anode und Kathode zu leiten, die Spannung an IC1B Pin 5 wird also geringer. Mit R2 wird der Spannungsteiler so eingestellt, dass die Ausgangsspannung genau 12 V beträgt. Die Spannung an der Kathode der TL431 wird nun mit dem Ausgang des Sägezahngenerators verglichen (IC1B ist als Komparator geschaltet). An dessen Ausgang entsteht also ein Rechtecksignal mit variablem Tastverhältnis (PWM), bei weniger Ausgangsspannung ist das Tastverhältnis größer (Ausgang länger high). Bevor sich die Ausgangsspannung ganz aufgebaut hat wird die Kathode der TL431 von R13 bis auf die Ausgangsspannung hochgezogen, so dass der Ausgang des Komparators gar nicht mehr low wird. Damit der FET trotzdem abgeschaltet wird, werden die Rechteckimpulse am Ausgang von IC2B als "Inhibit"-Signal verwendet und mit dem Ausgang des Komparators ver-AND-et. Wie auf dem Oszillogramm unten zu sehen ist, würde das zu mehreren Impulsen pro Periode führen, weil der Komparator das Signal zu stark verzögert. Um das zu verhindern wird der Inhibit-Impuls mit R3 und C1 etwas verlängert.

Am Ausgang des AND-Gatters befindet sich dann noch der Gate-Treiber aus Q1 und Q2, um die Gate-Kapazität möglichst schnell umladen zu können.